動作原理

圖1 PWM電路主要功能

如圖2所示高功率電路分別由PWM電路、Gate驅動電路、Switching輸出電路構成，其中PWM電路主要功能是使三角波的振幅與指令信號進行比較，同時輸出可以驅動功率MOSFET的控制信號，透過該控制信號控制功率電路的輸出電壓。

圖2 PWM電路在高功率電路中的扮演的角色

由圖2可知PWM必需具備可作一定頻率振盪的三角波振盪器。圖3是可以產生信號carry的振盪電路，一旦開起電源該振盪器就會開始自動振盪同時輸出鋸齒狀信號，該鋸齒狀波形振盪器的輸出波形與輸入信號的信號振幅，如果被輸入到比較器(comparator)，該比較器就會輸出PWM波形。

如圖3所示current mirror的輸出電流(I₁)取決於電阻R_T，current mirror電路會使I₁= I₂，換言之電容器C_T會利用I₂充電，比較器IC₁ 則檢測C_T兩端的電壓，當電壓達到預設值T_r1就會變成ON並且開始進行放電，換言之只要反覆上述動作， C_T兩端會輸出鋸齒狀波形，至於振盪頻率則取決於R_T阻抗值構成的電流值，以及C_T靜電容量構成的充電時定數。
　

圖3 carry產生電路

照片1是觀察圖3 carry電路後獲得的輸出波形，由照片可知波形呈一定傾斜直線性上升接著遽降變成0V；圖4是目前常用4種內建控制IC，PWM電路用的carry信號的波形，由圖可知實際波形分別有鋸齒狀與三角形兩種。

照片1 圖3 carry產生電路的輸出波形
(1V/div.,10μs/div.)
　

圖4 PWM控制IC常見的cary信號

圖中的slope充、放電振盪器是以三角波的谷底當作基準時間，因此不論是充電時間或是放電時間都可以任意更改，不過ON時間則採用脈衝寬度方式控制；對稱三角波則分別在slope上改變ON/OFF雙方的timing；dual slope三角波則將充、放電時間其中一項設成ON/OFF時間，接著在slope上改變ON timing並控制脈衝寬度，不過整體而言為精確獲得OFF時間，目前PWM控制方式依舊是市場主流。

圖5是將上述圖3產生的鋸齒狀波形加入比較器的反相端子，同時將輸入信號輸入到比較器的非反相端子，如此一來比較器的輸出波形會變成與脈衝寬度呈一定比例的矩形波，當脈衝周期一定時頻率會與鋸齒狀波形振盪器的頻率相同，只有輸出的脈衝寬度會改變，周期則維持一定。

產生PWM信號的比較器又稱為PWM比較器，如果將比較器脈衝的面積平均化，該值與輸入信號的振幅呈一定比例，換言之以振盪器當基準製作鋸齒狀波形，再將檢測獲得的直流信號變化轉換成脈衝寬度，如此一來便可透過輸入信號，改變脈衝寬度同時還可以控制電力(power)。
　

圖5 PWM電路的基本動作特性

如圖6所示比較單元的電路又分成兩種結構，分別是:
‧利用三角波的峰谷固定OFF timing，接著在slope上改變ON timing的ON轉換(transition)方式(圖6(a))(又稱為前緣控制)。
‧利用三角波的峰谷固定ON timing，接著在slope上改變OFF timing的脈衝寬度，亦即所謂的Off控制方式(圖6(b))(又稱為後緣控制)。

如果switching電源的輸出電壓過高的話，PWM電路會使該電壓降低，此時會釋出over shoot同時出現under shoot；利用ON/OFF轉換方式會分別釋出over shoot與under shoot。
　

圖6 PWM控制IC常用的比較電路

照片2是輸入信號作1～4V變化時，PWM比較器的輸出脈衝波形、鋸齒狀波形以及輸入信號實際狀態；圖7是照片2的測試電路。
　

照片2 圖3的carry產生電路與比較器整合後的
PWM電路變調波形(1V/div.,10μs/div..)

圖7 照片2的測試電路

輸入信號1V時輸出脈衝”H”期間大約13μs(25%duty)，2V時大約29μs(60%duty)，3V時大約45μs(90%duty)，此外4V時鋸齒狀波形的電壓非常高，因此仍維持”H”狀態。必需注意的是不論檢測定電壓電源的輸出電壓，或是定電流電源的輸出電流，藉此獲得的結果被當作直流信號輸入到PWM比較器時，基於穩定輸出電壓等考量一般都採用歸返loop方式，接著再利用輸出電壓或是輸出電流，改變switching元件的on duty，進而達成穩定輸出電壓或是輸出電流的預期目標。

Carrier產生電路與比較器必備性能

圖8 carry與PWM電路反應特性

如圖9(a)所示PWM電路的比較器反應速度若是無限大的話，當輸入信號的電壓Level為0V時，比較器的輸出脈衝duty變成1；輸入信號的電壓為鋸齒狀波形最大值時，比較器的輸出脈衝duty則變成0，然而實際上比較器IC的反應速度並不是無限大，所以無論如何都會出現類似圖9(a)所示的延遲現象(使用t_D(on)>t_D(off)的比較器IC)。

由圖9可知脈衝寬度比理想比較器的輸出脈衝短，類似這種比較器即使輸入信號為0V duty也不會變成1，而且輸入信號變成carry最大值之前duty會變成0，其結果造成可以控制的功率範圍變小，不過若是在_D(on)>t_D(off)與施加歸返電路等前提下，基本上比較器都可以正常動作。

此外PWM控制IC的carry頻率只要不超過100kHz就不會有輸出、入信號延遲問題；反之carry頻率若超過500kHz以上輸出、入信號延遲問題就非常明顯，此時不只是PWM比較器，即使三角波形振盪器與PWM比較器的輸出阻抗，以及之後的輸出驅動器都會受到影響。由於比較器的反應速度一旦變慢，短路的檢測也隨著延緩，過電流保護電路的起動也會受到影響，最後導致功率元件(power devices)遭受破壞，有鑑於此某些PWM控制IC，內建PWM電路以外的過電流保護專用比較器，當電路發生短路時能夠在最短時間內關閉驅動器的輸出，試圖藉此避免功率元件遭受嚴重破壞。

圖9 比較器的延遲對功率電路控制範圍的影響

圖10是PWM電路的Gain，假設PWM的Gain為G_PWM，它可用下式表示:

G_PWM = V_out / V_in
V_out :輸出電壓
V_in:控制電壓
　

根據上式可知當輸入信號V_in=1.5V，輸出信號V_out= 12V時，PWM的Gain大約是8倍。一般而言PWM的Gain越大，open loop gain也隨著變大，因此輸出電壓的精度、阻抗、偏斜都必需設法改善。

圖10 PWM的Gain

數位輸入PWM電路設計

圖11 8位元，20kHz carry頻率的數位輸入PWM電路

照片3 8位元，20kHz carry頻率的數位輸入PWM基板

clock頻率為5.12kHz，信號源使用可以將正弦波振盪器的輸出作波形整形的石英振盪器。上述clock信號源利用74HC163分割成1/28，同時產生頻率為20kHz的carry信號。

圖12是counter IC 74HC162的timing chart；圖13是8位元等級(magnitude)比較器74HC684的功能方塊圖。輸出電壓頻率為50/60Hz的交流輸出switching電源，基於波形偏斜與轉換效率等考量，一般carry頻率大多是20kHz，由於20kHz 的一周期為50μs，50Hz的一周期為20ms，因此正弦波一周期的脈衝數等於20ms/50μs=400 脈衝。
　

圖12 4位元binary counter IC 74HC162的timing charter

圖13 8位元等級比較器74HC684的功能方塊圖

動作上首先利用DIP開關設定8位元的信號(它相當於上述類比PWM的信號輸入)，如此便可以將8位元的信號輸入到比較器IC 74HC684內部，接著使用2個8位元的計數器(counter)依照0～255順序，使4位元二進位(binary)計數器74HC163輸出計數(此時計數器相當於carry產生器，比較器相當於PWM的比較器)。

假設取圖11的carry產生器(亦即計數器的輸出(Ⓐ部))，以及clock為橫軸進行描繪(plot)，就可以獲得圖14的輸出波形特性圖。如果計數器的輸出一直到2⁸-1=255 都能夠count up的話，此時只要簡單的reset動作就可以歸零，並獲得階梯狀的三角波。至於比較器74HC684主要功能，是使DIP開關的輸出信號與計數器的輸出信號進行比較。

圖14 Carry(圖11)的輸出波形特性

照片4是上述圖11數位輸入PWM電路各部位的動作波形，由上而下分別是PWM輸出脈衝的站立端緣(edge)、IC₃第15pin(counter255時的”H”)，以及5..12MHz的時序(clock)波形。

照片4 圖11數位輸入PWM電路各部位的動作波形
(5V/div.,500ns/div.)
　

照片5是上述圖11電路的動作波形，它幾乎與類比PWM電路完全相同條件動作，由上而下分別是輸出脈衝與IC₃第15pin(Ripple Carry Output)的脈衝波形。

照片5 圖11數位輸入PWM電路的動作(5V/div.,500ns/div.)

圖11是8位元數位輸入PWM電路，單位cycle脈衝寬度只能作256階變化，換句話說該電路的分解能為1/256，若換算成時間頻率為的20kHz脈衝寬度為50μs，換句話說50μs ÷ 256≌ 0.195μs大約只能獲得0.2μs的控制精度。

假設上述數位輸入PWM電路適用於48V輸出的電源，如此一來單位step為0.4%，若換算成電壓大約可作188mV變化，如此的電壓變化根本稱不上所謂的精密控制，理論上提高位元數可以增加電路的分解能，進而獲得更精密的控制，例如16位元的分解能為0.0015%(大約是0.73mV)，不過根據下式計算結果顯示，此時clock頻率卻高達1310MHz :

20kHzχ2¹⁶=1310000kHz=1310MHz

雖然目前CPU的動作頻率還有高頻化發展空間，不過對電源電路而言卻不具實用化價值，尤其是隨著電力轉換除了噪訊對策之外，clock造成的額外輻射使得噪訊對策更加棘手，雖然類比PWM電路的分解能可以無限大，相較之下數位輸入PWM電路的分解能卻有一定限制，而且分解能會與位元數呈一定比例關係。

如何決定Carry頻率上限

圖15 雜訊端子電壓的限度值

數位輸入PWM電路的clock頻率比switching頻率高，例如上述20kHz、8位元的switching頻率為 ，16位元的switching頻率則為1310MHz，如此高頻電波會變成噪訊四處放射。

至於輻射噪訊的規範，基於5.12MHz與1310MHz的輻射噪訊對策，必需使用高單價金屬筐體等考量，因此規定限度值不可以超過30MHz以上。此外carry頻率的上限則取決於元件的特性，一般而言功率MOSFET等switching元件的turn off時間大多低於20μs以下，若考慮該元件的規範範圍與dead time，switching周期的0.5%時，根據下式計算結果顯示carry頻率的上限大約是 。

整流電路常見的fast recover二極體等高速逆復原時間低於50ns，此處同樣假設switching周期為0.5%，根據下式計算結果顯示carry頻率的上限大約是100kHz。

雖然計算值相當低不過實際上電路設計時，若干改善技巧仍然可以有效提高carry的動作頻率。