| | 网站首页 | 新闻 | SOPC | FPGA | DSP | ARM | 嵌入式操作系统 | 下载 | 所有产品 | 留言 | 论坛 | 网络协议 | 驱动设计 | 购买指南 | | |
![]() |
![]() |
| 您现在的位置: 嵌入式控制研究室 >> FPGA >> FPGA应用 >> 文章正文 |
|
|||||
| 基于FPGA的相检宽带测频系统的设计 | |||||
| 作者:秦红波 郑… 文章来源:今日电子 点击数: 更新时间:2005-12-17 | |||||
|
测频原理 硬件组成和功能框图
图1 系统主要硬件功能框图 本测频系统中FPGA芯片是采用ALTERA公司Cyclone系列的EP1C3T144,该器件采用TPFQ封装,拥有100个I/O口和2910个逻辑单元。本系统采用Verilog HDL和BlockDiagram/Schematic相结合的方法来对各功能模块进行逻辑描述,然后通过EDA开发平台,对设计文件自动地完成逻辑编译、逻辑化简、综合及优化、逻辑布局布线、逻辑仿真,最后对FPGA芯片进行编程,实现系统的设计要求。FPGA配置采用了专用配置芯片EPCS1,用ByteBlaster II对其进行下载编程。 MCU主要实现的功能有32位计数值的浮点转换及运算、预置闸门和将测量结果送至液晶显示。高频分频主要针对50MHz以上的频率测量,电路中采用分频比可编程的微波分频芯片MB510,最高工作频率达2.4GHz,它自带放大整形电路,输出为ECL电平,应用十分简单。整形电路前级采用了高速场效应管放大,所以对于被测信号的灵敏度很高,可达20mV左右,因此本系统对于电路板的设计要求是十分严格的。 FPGA的模拟仿真 图2 FPGA中原理图设计 图2为FPGA整体原理图设计,其中标频f0和被测fX经过同相点检测模块qwen,产生的相位重合点信息见图3中的输出out11;sgate信号为MCU发出的预置闸门信号,与产生的同相点信号经D触发器模块形成了同步闸门tgate来控制f0和fX的计数,计数值经总线控制转换后传送给MCU。
图3 QUARTUS Ⅱ波形仿真 图3中,采用的仿真标频f0为10MHz,fX为9.0001MHz,out11为相位重合点信息的输出,sgate为预置闸门,out111为同步闸门输出,也就是所谓的硬闸门。
图4 时序分析 通过如图4所示的模拟时序分析,我们可以看到,如果使用分立元器件,就不可能得到如此优越的延时特性。 PCB设计要点 本系统是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰的问题,特别是地线上的噪声干扰。数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线应尽可能远离敏感的模拟电路器件;对地线来说,整个PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的,只是在PCB与外界连接的接口处(如插头等),数字地与模拟地有一点短接。 MCU软件流程
图5软件流程图 总结
表1 实验结果 由于本系统采用了相检宽带测频技术,其测量精度达到了目前同领域的较高水平。但是,如果在每个频率计里都安放原子频标,产品自身的价格就会大幅度上涨,所以为了降低成本,使产品普及,采用高稳定度的SC切晶体振荡器替代原子频标,测量精度虽然有所下降,但是相对于同类产品仍有很大优势,同时价位也比较合理,所以拥有很大的市场竞争力。 由于测量频率的仪器功能一般都比较多,所以完善本产品的功能十分必要,可以添加测周、测相位差和与PC的通信等功能,使之向多功能化方向发展。 |
|||||
| 文章录入:fengfeiyi 责任编辑:fengfeiyi | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!) |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 管理登录 | | |
![]() |
站长:康草科技 |