SDR系統架構

圖一：以SDR功能做區隔並跨越GPP、DSP與FPGA的範例架構
　

軟式核心處理器與客製化指令

圖 1 用客製化指令延伸軟式核心處理器 ALU的方塊圖

何時需要使用客製化指令？當運算法則需要被加速時，使用客製化指令將會是最有效率的方式，此時需要經常地呼叫關聯式原子化（不可分割）的運算，也會運算儲存在區域暫存器中的資料，浮點運算指令便是一個很好的例子，浮點數學運算指令可以被以函式庫副程式的方式來實行，當處理器中沒有特定的浮點指令硬體時，編譯器便會自動地啟動，這些浮點運算法則需要多個時鐘週期來執行，在應用程式中與其全面使用軟體碼，不如去定義一些功能呼叫。無論如何，這些運算法則也可以用客製化指令來實行，來延伸軟式核心微處理器的ALU。表1提供多種軟體函式庫程式與使用客製化指令來執行相同功能之間的比較。備註：即使在這種狀況之下，結果還是會有巨大的變化，這將會取決於如所選擇用來實行的硬體有多少流水線數量等在客製化指令設計上的各種考慮項目。

在本段中也將對客製化指令中的循環式冗餘檢查（CRC）運算法則加到比較表中，雖然當在大型的記憶體模塊下執行CRC跟客製化指令時，僅採用軟體來實行這個運算法則，一樣可以提供一些優勢，但它仍然可以有其他用硬體加速單元來實行的方式，將可提供更好的效率與更佳的整體處理能力。
　

表 1 使用軟體與使用硬體客製化指令來實行運算法則之間的處理能力比較
　

硬體加速輔助處理器

圖二：在系統內的硬體加速輔助處理器

硬體加速輔助處理器的工作可以透過客製化指令的方式來執行，並具有以下一個或更多的常見特性：
• 運算法則不使用單一的暫存器變數（非原子化，可分割）
• 運算將更為複雜（通常是軟體中的一個副程式）
• 資料的轉換是在大型的資料模塊中完成

表2提供數個在SDR應用之中採用硬體加速輔助處理器與僅使用軟體來實行某些運算法則的效能表現，SDR可以從各種的DSP功能中的得到益處，而且可以有更高階應用等級的硬體加速。

表 2 僅使用軟體與硬體加速輔助處理器的處理能力比較
　

特定應用的指令集處理器

圖三：結合FFT/FIR的ASIP架構

我們對在TI C62x DSP上執行1024個浮點的radix-2 FFT進行了軟體／硬體之間的比較，並用FIR/FFT的ASIP來執行相同的濾波器功能，TI在實行時花了20840個時脈週期，而ASIP花了21850個時脈週期，兩者在實行上的整體處理能力可說相當接近，然而在比較尺寸大小、功耗與成本節省上，ASIP都優於利用整個DSP來執行相同的運算法則，此時便可將執行特定SDR運算法則的負荷從DSP卸載到FPGA，以降低對DSP處理能力的需求，我們還是強烈建議用ASIP來完成這個功能需求。