| 网站首页 | 新闻 | SOPC | FPGA | DSP | ARM | 嵌入式操作系统 | 下载 | 网上商城 | 芯片价格参考 | 留言 | 论坛 | 网络协议 | 驱动设计 | 购买指南-HowtoBuy | 
您现在的位置： FPGA开发板 FPGA 开发板 SOPC开发板 DSP开发板 视频开发板 －嵌入式控制研究室 >> SOPC >> SOPC应用 >> 文章正文 用户登录 新用户注册
[图文]利用帶有整合設計軟體的FPGA進行ASIC原型開發    热     ★★★ 【字体：小 大】
利用帶有整合設計軟體的FPGA進行ASIC原型開發
作者：Altera資…    文章来源：电子设计资源网    点击数：    更新时间：2005-12-18

利用帶有整合設計軟體的FPGA進行ASIC原型開發
　

Altera資深技術行銷經理　Raj Kumar Mathur
　

設計特殊應用積體電路（ASIC）或者單晶片系統（SoC）是昂貴而又具有風險的事情。不斷增長的光罩成本和工程投入要求元件的首次選用便必須正確。需要進行模擬、驗證和確認以確保在下單前和接收到晶片後，ASIC或者SoC的設計正確。重製的損失尤其嚴重，原因不僅僅在於增加成本，更重要的是損失了今後的市場機會。

使用現場可編程閘陣列（FPGA）做為ASIC或者SoC原型工具能夠幫助解決這些開發挑戰。儘管FPGA的基本結構不同於ASIC，專用的FPGA設計軟體能為ASIC設計人員成功實現高性能、高效能FPGA和結構化ASIC提供方法和功能，顯著地提高了其開發價值。由於FPGA的不斷發展，在應用上更加接近ASIC，FPGA設計流程從根本上變得與ASIC設計流程非常相似。同樣的，專用的FPGA設計軟體具有一定的創新技術，能夠加速系統設計，充分利用FPGA的可編程特性優勢，實現在系統內驗證。

90nm技術促使FPGA的ASIC邏輯門等價密度接近2百20萬個邏輯門。模擬和形式驗證等現有的驗證技術是探測ASIC或者SoC設計中問題的較好方法。只要能夠接受在現有運算資源上耗費的模擬時間，那麼採用帶有測試台模擬模組介面的交互RTL模擬，用來驗證一個5,000個邏輯門的子模組是「可行的」方法。

然後，合成相同大小的設計後，在與閘級模擬相比時，閘級實現和RTL實現的等價驗證能夠節省一定的時間。但是，由於設計人員將幾個設計模組整合在一起，對整個設計運行RTL模擬並不是合適的選擇。

採用FPGA進行ASIC或者SoC原型設計，能夠解決時間瓶頸問題，節省小規模至大規模設計功能驗證所需的運算資源。此外，原型開發具有更誘人的其他優勢。例如，在首批晶片製成之前，一個簡單的原型便能夠實現硬體、韌體和應用軟體設計功能的驗證。

在SoC開發過程中，硬體開發人員關心如何整合他們不完全熟悉的外部IP。IP可以是硬式核心，也可以是軟式核心，每種類型都具有不同的整合難度。設計規模越來越大，並且產品及時面市的壓力也越來越大。必須在最初設計中考慮開發後續產品的需要，否則，後續產品的開發將變得與開發新產品一樣困難。

由於模擬模型即使經過加速也不能提供軟體發展人員所需的速度，因此在設計過程中需要使用真實的硬體。軟體開發人員希望使用他們熟悉的開發和除錯環境，而不是Verilog和波形查看器來除錯其程式碼。

採用FPGA架構的原型能夠滿足硬體和軟體開發人員的需求。考慮到較低的SoC設計穩定性，韌體和應用軟體開發人員通常要求硬體設計改動，重新配置原型。為達到這一目的，原型FPGA必須能夠重新編程。採用SRAM架構的FPGA可提供該功能。此外，由於系統速度必須足夠快，以實現快速OS啟動和應用軟體測試。高性能FPGA具有無與倫比的350MHz性能優勢，能夠滿足這些要求。

由於採用FPGA架構的原型需要從一個地區轉移到另一個地區，為防止知識產權遭到盜用，設計應具有一定的「安全性」。專用的高密度FPGA採用128位元高級加密標準（AES）演算法，提供了設計安全特性。密鑰儲存在元件本身的非揮發性位置中，即使帶有密鑰，元件仍舊能夠重新編程。

隨著元件接腳數量增加而導致接腳尺寸減小，想要成功地實現實體接腳至每個FPGA設計埠的分配，受到多個因素的影響，包括FPGA的佈線能力、FPGA相對於PCB上鄰近元件的放置、系統介面位置約束以及PCB的佈線能力等。專用的FPGA設計軟體中能夠靈活實現接腳分配的工具是接腳規劃的關鍵。

ASIC和SoC硬體設計人員傾向於使用腳本。工程中使用的多個工具之間以及單個工具流程中，其流程應用了自動控制。最初，SoC設計被編譯至FPGA時，設計人員會使用圖形化工具。但是，隨著設計疊代的增加，迫切需要設計能夠自動完成。專用的FPGA設計軟體能提供工具命令語言（Tcl）腳本，使設計人員能夠實現較多的功能，例如，編譯設計或者將程式寫入自動完成的通用任務中。

中型和大型SoC設計通常需要多人參與設計，以實現設計模組。不同的團隊工作在不同的地方是常事，特別是在高階SoC設計工作中。對於每個團隊而言，無論是將全部的FPGA或者是部分的FPGA設計分配給各個團隊，只要採用模組式的設計流程，便可讓設計、最佳化工作，每次都可將設計鎖定在一個模組之中。

專用的FPGA設計方法使團隊能夠獨立產生邏輯模組，並將每個邏輯模組在分等級的或者在團隊式的設計中實現。可對邏輯訂製模組或者預先驗證的IP進行約束。在當前工程中實現邏輯模組或者將模組輸出至另一工程中時，FPGA設計流程確保佈局的可重複性。在系統整合階段，該方法保留了每個模組的性能。而且，邏輯鎖定的模組可在其他設計中重複使用，以進一步利用資源，縮短設計週期。

硬體和韌體工程師有時必須找出錯誤的記憶體狀態，或者強制在錯誤的記憶體狀態下測試錯誤指標。工程師需要對設計中的記憶體進行讀、寫、清空和初始化操作。專用的FPGA設計軟體支援的記憶體和常量在系統內的更新功能，可透過JTAG介面提供對在系統內的FPGA記憶體和常量的讀、寫存取，終端系統中的FPGA運行時，方便測試FPGA中記憶體內容的變化。從記憶體和常量中讀取資料的能力，可使硬體工程師能夠迅速辨識出問題所在。

採用目前最先進的90nm FPGA進行SoC設計驗證，用於原型開發可降低風險。透過將FPGA驗證的設計移植為結構化ASIC的方式能夠進一步降低風險。與將設計重新定位至ASIC或者SoC技術相比，移植所需的額外設計工作量相對較小，因此，結構化ASIC能夠進一步縮短產品面市時間。結構化ASIC是不能重新編程的元件，由FPGA中的原型設計無縫移植得到。採用電晶體單元的精細粒度架構，專用結構化ASIC通常採用與FPGA相同的高級90nm製程技術製造。

結構化ASIC是標準單元ASIC的真正替代方案，其性能超過350MHz，與原型FPGA相比，功耗降低了近50%，在批量化生產後，元件每百萬邏輯門成本為15美元。為幫助設計人員，在原型至結構化ASIC的無縫移植過程中提供專用的FOGA設計軟體。
結論
採用目前最先進的90nm FPGA進行ASIC和SoC原型開發具有實現產品及時面市和節省成本的優勢，如設計自動化、靈活性以及降低開發風險等。儘管多重FPGA原型開發目前仍是主流，90nm技術將可使更多的ASIC和SoC設計能夠在單個FPGA中進行原型開發。

專用的FPGA設計軟體適應了ASIC設計人員的需求，能夠提供相似的開發環境，具有ASIC等級的性能和特性，其系統設計和在系統內驗證具有一定優勢，能夠進一步提高FPGA設計及時面市的優勢。透過將原型化的FPGA移植為結構化ASIC的方式能夠進一步降低風險。
文章录入：fengfeiyi    责任编辑：fengfeiyi 
  • 上一篇文章：

  • 下一篇文章：
    • 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】
    最新热点 最新推荐 相关文章
    使用SoPC Builder提升系統性…
    SOPC-based servo control s…
    何謂SOPC(System on Program…
    Altera公司建立全球第一个SO…
    　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）

    Copyright © 2005www.21control.com  嵌入式控制技术研究室 版权所有 站长：康草科技