Altera推出Nios軟式核心嵌入式處理器--完全支援StratixPLD系列


\| 网站首页 \| 新闻 \| SOPC \| FPGA \| DSP \| ARM \| 嵌入式操作系统 \| 下载 \| 网上商城 \| 芯片价格参考 \| 留言 \| 论坛 \| 网络协议 \| 驱动设计 \| 购买指南-HowtoBuy \|

您现在的位置： FPGA开发板 FPGA 开发板 SOPC开发板 DSP开发板视频开发板－嵌入式控制研究室 >> SOPC >> 其它 >> 文章正文

用户登录

新用户注册

Altera推出Nios軟式核心嵌入式處理器--完全支援StratixPLD系列

热

【字体：小大】

Altera推出Nios軟式核心嵌入式處理器--完全支援StratixPLD系列

作者：佚名文章来源：电子技术资源网点击数：更新时间：2005-12-18

Altera宣佈2.1版Nios軟式核心嵌入式處理器完全支援Altera新的Stratix可編程元件（PLD）系列。2.1版的Nios嵌入式處理器進行了全面優化，充分利用了Stratix元件的TriMatrix™片內記憶體，高性能互連和嵌入數位信號（DSP）模組。新版本的Nios軟式核心嵌入式處理器可運行在125MHz以上，利用Stratix元件系列的高速MultiTrack互連，性能超過了其他面向PLD的軟式核心嵌入式處理器，設計中包括片內記憶體和UART。現在，嵌入式系統設計者充分利用Nios增強的性能，這樣他們能夠繼續推進網路、電信、大量存取記憶體和其他大頻寬應用的創新。自從2000年在第一款Excalibur嵌入式處理器方案中推出的Nios軟式核心處理器以來，超過6,100位世界各地的工程師採用了Nios開發套裝，成爲軟式核心PLD處理器的實際的工業標準。今年三月在San Francisco的嵌入式系統會議中CMP Media LLC公佈了一項研究報告，把Nios列爲目前使用的頭十位16位處理器之一，工程師將在下一項設計中使用頭十位16位處理器。 MultiTrack互連技術將Nios處理器的性能全面發揮，設計者在Stratix元件系列的DSP模組中的乘法器，可以實現全硬體的乘法操作。在Quartus II設計軟體中配合使用SOPC Builder開發工具，這種方式實現的整數乘法操作性能要比軟體實現更高。軟體實現的乘法需要多達250個時鐘周期（32位元乘32位，得到32位結果）。在Stratix DSP模組中實現同樣的乘法只需要一個時鐘周期。 Nios處理器用戶還可以採用同時多主Avalon匯流排優化資料流程，採用專用指令提高資料處理能力。這些特性使得設計者無需更高的fMAX，就可以很容易地提高系統性能。 Stratix元件有多達10Mbit的存取空間，MegaRAM模組運行速度高達300MHz，因此Nios處理器用戶可以減少使用外部記憶體件，從而降低系統成本。Stratix元件中豐富的高速存取資源，結合Nios處理器的能力，將成爲諸如信息包頭和淨負荷處理等網路協同處理工作強而有力的解決方案。新版本的Nios嵌入處理器包括2.52版的SOPC Builder開發工具。通過升級處理器和系統開發工具，設計者能夠產生專爲Altera元件優化的Nios處理器。SOPC Builder產生成硬體描述語言（HDL），它充分利用了目標元件系列的特性。針對Stratix元件相比其他元件系列要更節省高達500個邏輯單元（LE）。有關SOPC Builder的詳細資料，請瀏覽http://www.altera.com/sopcbuilder。和2.1版Nios處理器同時發售的包括2.0 Quartus II限次版和2002a版LeonardoSpectrum軟體。價格和發售
2.1版Nios嵌入處理器現已付運給擁有最近Nios處理器訂單的所有客戶。購買Excalibur開發套裝，會包括Nios嵌入處理器，享有一年的免費升級。對於第一年免費升級已經過期的客戶，Altera正在進行Nios訂單的續訂。 Nios嵌入處理器簡介
Excalibur嵌入處理器解決方案，Nios軟核嵌入處理器是通用的RISC處理器，融合了用戶邏輯，編程到Altera PLD中。處理器採用16位元指令集和用戶可選的16或32位元資料通道，可配置爲多種應用。在Altera PLD和HardCopy元件中使用Nios嵌入處理器，免許可證和版稅。詳細情況，敬請訪問http://www.altera.com/nios。 Stratix元件簡介
Stratix元件是採用1.5V，0.13um，全銅SRAM製程生産，容量從10,570到114,140個邏輯單元和多達10Mbit RAM。Stratix元件具有多達28個DSP模組，共224個嵌入式乘法器，爲需要高速資料處理的DSP應用進行了優化。Stratix元件支援多種不同的差動I/O電氣標準，如LVDS，LVPECL，PCML和HyperTransport標準，已及高速介面，包括UTOPIA IV，SPI-4 Phase 2，10G乙太網 XSBI，RapidIO™和HyperTransport介面。Stratix元件還提供了完整的時鐘管理方案，具有層次化的時鐘結構和多達12個鎖相迴路。詳細資料，敬請訪問http://www.altera.com/stratix。

文章录入：fengfeiyi 责任编辑：fengfeiyi

上一篇文章： Altera 2.1正式版Quartus II整合了FPGA時限收斂功能

下一篇文章：一种低噪声宽带低通有源滤波器的设计

【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】

最新热点		最新推荐		相关文章
				把SOPC Builder用于非Nios系… 基于Nios的掌纹鉴别系统设计… Nios II Embedded Processor… altera nios介绍！ NiosII软处理器快速入门－ 1… nios在控制领域应用的成熟性… Altera新款Cyclone II FPGA搭… Altera推出Stratix II及MAX … Express Logic推出支援Alter… Lauterbach除錯器為Altera N…

　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）

\| 设为首页 \| 加入收藏 \| 联系站长 \| 友情链接 \| 版权申明 \| 管理登录 \|
	Copyright © 2005www.21control.com 嵌入式控制技术研究室版权所有站长：康草科技