用于FPGA开发，SOPC开发，Nios开发的最佳选择。

购买时请注明购买型号，各型号每套包含：相应型号核心板、实验板3.0、ByteBlasterII下载线（可补差价￥150换USB-Blaster下载线）、5V电源、USB线、2张光碟、《FPGA/SOPC实验教程》、《用户手册》。
注：LCD（1602A字符型￥20，128*64点阵型￥80）、网络扩展模块、USB2.0和视频扩展模块均为选配件，快递费为20元（购买详细方法请参照购买指南）。

  我们秉承一贯以来实用的理念，处处用心为用户着想，在2.0版本的基础上，重新精心打造，每个功能都精心设计实用的例子程序，并重新编写详细的教程，无论用于学习或是研制产品原型，都非常具有实际意义。另外我们设计了包含Cyclone、CycloneII等多款核心板供用户选择，不断开发和供应各种实用的功能扩展板，扩展性能卓越。无论学习、开发，该套件都是您合适的首选。

  质量保证：（1）我们竭诚为顾客提供超值的产品。任何产品邮发之前都经过严格的检验和测试，保证每个功能都工作良好。如果有质量问题，7天内免费更换，半年保修，对于人为造成的损坏（如使用不当烧毁芯片等），我们仍给以免费维修，但需以成本价收取芯片费用。
            （2）对于外地客户，我们采用信誉良好的航空快递公司进行配送，保证产品快速完好地送到客户手上，如果在配送过程中有损坏，我们负责给予更换。
            （3）我们严格控制产品出厂的质量，做到每块板卡邮出之前经过再三测试，如遇特殊情况，请及时联系我们，我们会给予精诚的解决方案。我们视质量和服务是我们获得顾客长期信赖和合作的根本，更是我们团队赖之成长的源泉。

  技术支持：采用电话、BBS、QQ、QQ客户群等方式。

套件包括：
一、 FPGA核心板：多种核心板供选择(各核心板资料及图片请查看本站网上商城页面)，所采用的FPGA分别有：
（1）Cyclone核心：EP1C12Q240C8、EP1C6Q240C8；
（2）CycloneII核心：EP2C8Q208C8、EP2C5Q208C8、EP2C20Q208C8；
（3）SDRAM：8Mbyte；
（4）Flash：2Mbyte或者8Mbyte(仅EP2C20)，(出厂配置为2M byte足够应付大多数需要。设计为支持到4M Byte，如有特殊需求，用户可按需要自行更换为4M byte，如AM29LV320)；
（5）EPCS1或EPCS4配置芯片：EP1C6和EP2C5核心板配备EPCS1；EP1C12和EP2C8以及EP2C20核心板配备EPCS4；
（6）提供配置模式：JTAG和AS。此外配置管脚通过插针引出，可支持用户今后设计使用CPLD+Flash的配置模式；
（6）I²C EEPROM：24C08；

（7）50Mhz有源时钟；
（8）所有IO、Avalon总线、配置管脚等都通过4排插针引出，用户可以充分自由发挥，扩展更灵活；
（9）FPGA供电系统；
（10）10M或100M以太网扩展模块（选购）；
（11）USB2.0扩展模块（选购）；
（12）视频扩展模块（选购）；

二、实验板3.0：
配备：
★RS-232串口：用于与计算机的数据通信；

★VGA接口：直接VGA与显示器对接，用FPGA实现VGA接口协议可在显示器上显示文字、图型等；

★PS/2鼠标，键盘接口：标准鼠标，键盘接口，提供的例程用VHDL实现在数码管上同时显示键盘扫描码和ASCII码，也可结合SOPC编程使其显示在LCD上；

★16*2字符型LCD接口：可以显示英文字符 ；(LCD1602选配 20元)

★128*64点阵式LCD接口：可以显示中文、图形等；(LCD12864选配 80元)

★蜂鸣器：使用NIOSS II定时器中断编程产生特定波形，可奏出各式乐曲如:北国风光，康定情歌...

★两个USB：
（1）采用USB-UART桥接芯片CP2102，兼容USB1.1和USB2.0协议，最高通信速率为1Mbps，可直接用于通信速率要求不是很高的场合，如工控设备、仪器仪表等，方便实用；开发者无需懂得USB协议和设计驱动程序，只需类似串口一样对通讯进行操作即可，因而使得开发周期短，风险小，成本低；另外，它体积小，抗干扰性能好，工作稳定可靠，正常工作温度范围为：-40～+85℃。随套件的光碟中，附带了该芯片的数据手册、驱动程序，以及例子程序。
（2）USB1.1实验接口，直接扩展FPGA的IO到USB接口，用于评估FPGA上实现USB Controler的功能；虽然在FPGA中用HDL实现一个USB控制器是可行的，但实际上实现起来并不是一件容易的事情，而且其占用的FPGA资源算起来并不划算，因此从某种角度来讲，用于产品中更不现实。

★4位7段数码管：分别提供用VHDL和NiosII实现动态扫描的程序，用VHDL实现自动动态扫描，不占用CPU处理时间。

★4个按键开关：同样秉承简约风格，不追求多，但求简约，节省有限的IO资源，用于NiosII的外部按键输入、中断等实验足矣。

三、 ByteBlasterII下载线，如需换成USB-Blaster下载线（完全兼容Altera原装USB-Blaster，介绍请参考：/Shop/other/200610/Shop_20061030150246.html），换购方法请与我们销售人员联系；

如需购买请参考我们主页上的“购买指南”

该套件主要设计特点：
（一） 设计独特，既适合学生学习使用，也适合于实际项目设计中快速搭建系统原型以验证设计方案。多种核心板可供选择（EP1C6型/EP1C12型/EP2C5型/EP2C8型）实际上是一块独立的SOPC最小系统板，SDRAM和Flash都集成在核心板上，用户甚至可以用面包板制作特定项目所需的外围电路，并插上该核心板就构成了一个完整的项目系统原型。另外，如果项目试验中只需用到FPGA功能（即无需定制Nios系统），则可以将SDRAM和Flash卸下（或者通过直接在FPGA内部拉高这两个芯片的使能管脚），核心板就成了一个将所有FPGA的IO管脚引出的FPGA核心板，同样可用于快速搭建项目系统原型。
（二） 有详尽文档、教程，例子。真正适合初学者。经验表明，很多学生在学习FPGA、ARM、DSP等设计技术的过程中，虽然刚开始学习热情很高，但真正能坚持下来一直到“学会”的却只有寥寥几个。除了学生个人的毅力因素的原因外，另外一个更主要的原因是由于所选用的学习板不适合初学者学习使用。对于初学者来说，理解和消化开发板并不容易（事实上如果能达到这种程度的话，也就没必要借助学习板了），再加上这些开发板在文档资料、教程上都非常欠缺，有些几乎连说明文档都没有，这就给学生们的学习增添了更多的困难，很多学生会因为找不到入门的口子而慢慢失去兴趣和信心。我们从初学者的角度出发，尽量明了化学习套件的设计，并针对学习套件编写详尽的说明文档和教程，希望学生从简单到深入地理解开发的过程，并能快速地跨入这个门槛，建立起学习的信息和兴趣。
（三） 更灵活的扩展性。传统的学习板将FPGA与实验电路集成一体，虽然预留了一些FPGA的I/O给学生扩展用，但预留的I/O有限，当学生学习到一定程度并初步具备自主设计能力的时候，这样的学习板显然已经不能满足进一步学习的要求。我们采用FPGA核心板与实验板相分离的结构，核心板主要由FPGA芯片和电源、配置芯片和时钟源组成，即FPGA的最小系统组成，FPGA的所有I/O都以核心板的插针引出。当学生初步具备自主设计能力的时候，可以自主设计实现更复杂功能的实验板，并将核心板插接到自主设计的实验板的插座上，即可利用FPGA的所有I/O。
（四）价格低，我们针对学生用户来定价，让更多的学生加入学习FPGA/SOPC的队伍。

FAQ-1：
1. 问：我朋友买过其它公司的开发板，发现所附带的例子很多都没有在板子上调通的，而且没有任何的例子使用说明。我们这些初学者捣鼓了很久才把厂家给的例子在板上弄通， 后来我们发现那些例子在Altera的相关网站上就能下载到。你们的例子源码也是这样吗？
答：您说的这种情况是比较普遍的，开发板本身卖的量是比较少的，利润就相对地少，所以没多少公司愿意在它的软件（指例子源码）上下太多功夫，他们一般都只是提供一个硬件。
    我们的每个例子的源码都经过我们工程师的精心设计和调试，并在每个型号都调试通过的。我们坚持一个理念：既然程序源码是给客户的了，那么就尽力把它做好、做通。此外，工程师还针对这些例子写了详细的教程文档，虽然我们水平有限，并未能面面俱到（事实上很难做到面面俱到的），但我们都努力按照初学者的角度出发，尽量说得更详细，有些复杂的例子虽然没有详细写出步骤，但我们相信有了前面例子的基础，这些稍复杂的例子稍加琢磨就能搞定。我们工程师所做的这些比板子的硬件设计花费了更多的时间和精力，不过，辛苦的只是我们的工程师个人，但方便的是大量的用户，可以少走很多弯路，值得。
FAQ-2：
1.问：SDRAM和Flash在板子的什么地方？
答：SDRAM和Flash都在核心板的背面，即以焊FPGA为正面，则SDRAM和Flash在背面。我们这样安排是为了使核心板更紧凑，SDRAM靠近FPGA有利于信号的完整性。同时我们把SDRAM和Flash都安排在核心板上，目的是为了它们与FPGA构成NiosII的最小系统板，方便地用到他们的系统中。

2. 问：你们的核心板有多少IO管脚可以用，核心板可以单独作为FPGA用吗？
答：核心板上以4排插针分别引出FPGA的Bank1～Bank4的IO管脚。因此，实际上您可以最大限度地利用FPGA上的所有IO；如果您不想在FPGA内部定制NiosII，而想把核心板当作一个FPGA来用，则可以将核心板上的SDRAM和Flash拆卸下来，最简单的方法是直接把这两个芯片的使能信号（SDRAM的CS#脚，Flash的OE#脚）在FPGA内部拉高即可；
    如果将我们的实验板接上核心板，并且使用SDRAM和Flash，则EP1C6和EP1C12核心板剩下BANK2的6个IO，整个BANK4的42个IO，即总共48个IO未用；EP2C5和EP2C8核心板剩下BANK1的7个IO。所有核心板用43个IO与实验板相连，当然如果拔开这个实验板，这些IO都可以自由使用。如果需要外部扩展AD、DA、音视频等基于总线的芯片，亦可与Flash共用Avalon总线。

    3. 问：你们的例子程序都是编译过了的，都能直接在板子上跑了吗？
答：当然。我们的例子程序都已经编译完毕，可以直接下载到硬件中运行。当然您也可以重新编译。

4. 问：你们有跑在SDRAM中的例子吗？用户数据可以存在SDRAM中吗？如何将数据写入Flash？
答：
（1）我们的SOPC例子中，部分简单的例子是运行于FPGA的内部RAM，而其它复杂的例子则运行于SDRAM，程序跑在哪里用户可以在NiosII IDE的编译选项里面指定的；
（2）用户数据当然可以存在SDRAM中，跟使用其他RAM一样即可，SDRAM的刷新等操作是硬件自动完成的，一句话，就跟普通RAM那样使用就行了，例如，您可以在C环境下定义一个大数组来存放用户数据。
（3）用户可以将程序或用户数据烧写入Flash，可以通过NiosII IDE中提供的工具“Flash Programmer”来实现，非常方便，当然也可以自己写代码来将数据烧写入Flash。我们的手册上有如何通过“Flash Programmer”来烧写Flash的详细教程。

5. 问：你们的板子能跑什么操作系统？
答：uc/OSII和ucLinux等所有Altera公布所支持的操作系统。其中，Altera已经将uc/osII内嵌到NiosII IDE中（即已经移植好），只要您熟悉uc/OSII，使用起来将非常简单。对于ucLinux，目前我们已经在我们所有的型号中移植好，有移植好的例子，并编写了详细的移植过程，相信大家使用起来也不难。

6. 问：你们的板子有质量保证吗？
答：我们的板子出货前都经过严格测试，保证每个功能都工作良好。如果有任何质量问题，都可给予更换。对于外地客户，我们采用国内有信誉很好的航空快递配送，保证送到客户手上的板子和所有配件都是完好的，如果在配送过程中发生损坏，我们负责给予更换。

7. 问：买了你们的板子后有技术支持吗？
答：当然，我们负责技术的都是热情负责的学生，可通过QQ、email、论坛或者电话给予该板子的技术支持，其它不涉及该板的，只要我们懂得，都不会吝以告知。

8. 问：购买的话几天能到？
答：我们选用国内声誉良好的航空快递公司（合约快递公司是申通和天天），国内一般2天左右就能送到您手上（偏远地区会迟些）。